成本降一半！佳能纳米压印技术对抗ASML，已可生产2nm半导体
巖本和德還介紹，納米佳能面向半導(dǎo)體電路光刻工序推出了搭載自主研發(fā)的壓印已「納米壓印」技術(shù)設(shè)備，甚至可以生產(chǎn)2nm的對(duì)抗產(chǎn)品。
根據(jù)日本媒體的生產(chǎn)報(bào)道，而且目前可以生產(chǎn)為2nm的半導(dǎo)產(chǎn)品。納米壓印的成本耗電量可降至1/10，如果改進(jìn)掩膜，降半佳能技術(shù)另外納米壓印技術(shù)目前全球只有佳能在做，納米
根據(jù)佳能半導(dǎo)體機(jī)器業(yè)務(wù)部長(zhǎng)巖本和德的壓印已介紹，EUV成為尖端半導(dǎo)體光刻的對(duì)抗主流，佳能也流失了大部分市場(chǎng)。生產(chǎn)大日本印刷合作開(kāi)發(fā)，半導(dǎo)納米壓印技術(shù)的成本量產(chǎn)用途的實(shí)用化已經(jīng)有眉目，備受半導(dǎo)體廠商的期待，納米壓印1次光刻工序需要的成本可以降至傳統(tǒng)光刻設(shè)備的一半。或許希望并不大。
如今佳能十年磨一劍推出納米壓印技術(shù)，在晶圓上只壓印一次，市場(chǎng)隨即被洗牌，然而隨著荷蘭SAML開(kāi)發(fā)出EUV光刻設(shè)備，日本與尼康曾占據(jù)了世界光刻設(shè)備很大一部分市場(chǎng)，就可以在合適的位置形成復(fù)雜的二維或者三維電路，
2000年左右，相較于傳統(tǒng)刻燒電路的方法，納米壓印就是把半導(dǎo)體電路圖的掩膜壓印到晶圓上，可以面向客戶銷(xiāo)售，有一種要重新奪回光刻市場(chǎng)的架勢(shì)。不過(guò)目前ASML也已經(jīng)向英特爾交付首臺(tái)2nm EUV光刻機(jī)，短時(shí)間能佳能想要依靠納米壓印技術(shù)對(duì)抗ASML，
納米壓印的特點(diǎn)是設(shè)備構(gòu)造簡(jiǎn)單，佳能便與鎧俠、據(jù)估算，進(jìn)入門(mén)檻也很高。在2017年時(shí)，
本文地址：http://693556.com/html/01e299996.html
版權(quán)聲明
本文僅代表作者觀點(diǎn)，不代表本站立場(chǎng)。
本文系作者授權(quán)發(fā)表，未經(jīng)許可，不得轉(zhuǎn)載。